esp@cenet Family list view

612.455.3801

Family list
1 family member for:
JP2000011638
Derived from 1 application.

1 SEMICONDUCTOR STORAGE AND MEMORY ACCESS METHOD Publication into: JP2000011638 A - 2000-01-14

Data supplied from the esp@cenet database - Worldwide

612.455.3801

# SEMICONDUCTOR STORAGE AND MEMORY ACCESS METHOD

Patent number: JP2000011638
Publication date: 2000-01-14

Inventor: ICHIKAWA TSUTOMU

Applicant: SONY CORP

Classification:
- international: G11C8/04; G11C11/41


- european:
Application number: JP19980175795 19980623

Application number: JP19980175795 19980623
Priority number(s): JP19980175795 19980623

Report a data error here

## Abstract of JP2000011638

PROBLEM TO BE SOLVED: To prevent a power consumption from increasing and operating conditions from changing due to an address change, or to reduce the increase and the change thereof. SOLUTION: A coding address generator 71 for writing generates an address AI2 that changes successively according to a supplied clock CKI for writing and supplies AI2 to a memory core 1. A proper memory cell is accessed according to the Al2 by an address decoder 31 for writing in the memory core 1. In this case, a coded one is generated as the address AI2 by using the Gray code or the like so that the number of bits changing between adjacent addresses becomes smaller than an address due to a simple ascending order or the like. An address is generated by the similar coding based on a reading clock CKO also on reading. The Gray code is generated based on the count value of a clock due to the configuration of the combination or the like of an exclusive logic OR circuit.



Data supplied from the esp@cenet database - Worldwide

# 文

(19) 日本国**特許**庁(J.P.)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-11638

(P2000-11638A)

(43)公開日 平成12年1月14日(2000.1.14)

(51) IntCL'

鐵即都号

FΙ C11C 8/04 テーマコード(参考)

5B015

11/34

301D

G11C 8/04 11/41

審査請求 未請求 請求項の数3 ○L (全 5 頁)

(21)出度番号

**特膜平10-175795** 

(22) 引顧日

平成10年6月23日(1998.6.23)

(71)出顧人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 市川 勉

東京都品川区北品川6 「目7番35号 ソニ

一株式会社内

(74)代理人 100082762

升理士 杉浦 正知


Fターム(参考) 5B015 AA01 AA02 BA01

#### 半導体記憶装置およびメモリアクセス方法 (54) 【発明の名称】

### (57)【要約】

【課題】 アドレスの変化に起因して消費電力の増大お よび動作条件の変化が生じることを防止若しくは低減す

【解決手段】 書込み用コード化アドレス発生器71 は、供給される書込み用クロックCKIに従って順次変 化するアドレスAI2を発生し、このAI2をメモリコ ア1に供給する。メモリコア1内の書込み用アドレスデ コーダ31により、A12に従って適切なメモリセルが アクセスされる。この際に、アドレスAI2として、隣 接するアドレス間で変化するビット数が単純な昇順等に よるアドレスよりも少なくなるように、例えばグレイコ ードを使用してコード化されたものを発生させるように する。読出し時においても、読出し用クロックCKOに 基づいて同様なコード化を行うことによってアドレスを 発生する。グレイコードは、排他的論理和回路の組合わ せ等の構成により、クロックのカウント値に基づいて生 成される。



# (2) 開2000-11638 (P2000-11638A)

### 【特許請求の範囲】

【請求項1】 書込みまたは読出しにおいてアクセスす るデータの順序が一定とされることが多い半導体配憶装 置において、

隣接するコードの間で変化するビット数がより少なくな るように、アドレスのコード化を行うことによって、書 込みまたは読出しアドレスを順次発生するコード化アド レス発生手段を有することを特徴とする半導体記憶装

【請求項2】 請求項1において、

上記コード化アドレス発生手段は、

グレイコードを生成するコード化を行うことを特徴とす る半導体記憶装置。

【請求項3】 書込みまたは銃出しにおいてアクセスす るデータの順序が一定とされることが多い半導体記憶装 置におけるメモリアクセス方法において、

順次変化する書込みまたは読出しアドレスを発生するス テップと、

上記アドレスを受取って、隣接するコードの間で変化す るビット数がより少なくなるように、上記アドレスのコ ード化を行うことによって、書込みまたは読出しアドレ スを順次発生するステップを有することを特徴とするメ モリアクセス方法。

### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】この発明は、画像用メモリ、 特にラインメモリ、フィールドメモリ、フレームメモリ 等におけるメモリコアや、画像処理システム等に使用さ れる半導体記憶装置およびメモリアクセス方法に関す る.

### [0002]

【従来の技術】ラインメモリあるいはフィールドメモ り、フレームメモリ等の画像用メモリにおいては、ラス ター走査の順に画像データが書込まれ、また、その順に 画像データが読出される。ここでメモリ内部にはバイナ リカウンタ(以下、カウンタと表記する)を有し、かか るカウンタのカウント値がメモリコアにおけるアドレス として使用される。

【0003】そして、かかるカウンタのカウント値は、 データの書込みあるいは読出しと共に書込み用あるいは 読出し用のクロックを数える等の方法によって1ずつ更 新される。すなわち、メモリコアにおいては、そのアド レスの順に従って、入力されるデータが順次書込まれ、 また、魯込まれていたデータが順次読出される。

#### [0004]

【発明が解決しようとする課題】ところで、半導体メモ りにおいては、アドレスの変化の際に論理の変わるアド レスのビット数が多い程、消費電力の増大や各種動作条 件の変化等の不具合が生じる可能性が高い。すなわち、

**グ等の回路で論理が変わることに起因して消費電力が増** 大すると共に、電源や接地線において電位が変化するこ とによって、ノイズ・マージンや動作タイミング等の動 作条件が変化する。

【0005】あるいは、ビット毎に論理の変わるタイミ ングが少しずつ異なるアドレススキューがあることによ り、本来論理変化の無い回路において過渡的な論理変化 が生じる。このような過渡的な論理変化に起因して消費 電力が増大し、また、動作条件の変化が生じる。

【0006】上述したような動作条件の変化や、アドレ ススキュー等に対する補償を行うためには、マージンの 大きな回路設計が必要となる。そこで、例えばタイミン グマージンの大きな設計とすると、動作の高速化、クロ ックの高周波化等を図るに際して制約が生じる。このよ うな問題は、画像用メモリにおけるメモリコアについて も同様に生じる。

【0007】このため、大容量で動作周波数の高い画像 用メモリ、大容量で動作周波数の高い半導体メモリを使 用する画像処理システム、またはこれらと同様の機能を 有するシステムにおいて、上述したようなアドレス変化 に伴う問題の解消が求められていた.

【0008】従って、この発明の目的は、書込みまたは 読出しが行われるべきアドレスが変化していくことに起 因して消費電力の増大および動作条件の変化が生じるこ とを防止若しくは低減することが可能な半導体記憶装置 およびメモリアクセス方法を提供することにある。

#### 100091

【課題を解決するための手段】請求項1の発明は、書込 みまたは銃出しにおいてアクセスするデータの順序が一 定とされることが多い半導体記憶装置において、隣接す るコードの間で変化するビット数がより少なくなるよう に、アドレスのコード化を行うことによって、番込みま たは読出しアドレスを順次発生するコード化アドレス発 生手段を有することを特徴とする半導体記憶装置であ

【0010】請求項3の発明は、書込みまたは読出しに おいてアクセスするデータの順序が一定とされることが 多い半導体記憶装置におけるメモリアクセス方法におい て、順次変化する書込みまたは読出しアドレスを発生す るステップと、アドレスを受取って、隣接するコードの 間で変化するビット数がより少なくなるように、アドレ スのコード化を行うことによって、書込みまたは読出し アドレスを順次発生するステップを有することを特徴と するメモリアクセス方法である。

【0011】以上のような発明によれば、単純な昇順 (あるいは降順) に沿ってアドレスが変化していく場合 等と比較して、アドレスの変化に伴って論理の変わるど ット数を少なくすることができる。

#### [0012]

【発明の実施の形態】この発明の実施の一形態について

同時により多くのアドレスバッファやアドレスデコー PAGE 28/31 \* RCVD AT 9/28/2005 3:37:00 PM [Eastern Daylight Time] \* SVR:USPTO-EFXRF-6/30 \* DNIS:2738300 \* CSID:612-455-3801 \* DURATION (mm-ss):27-04

# (3) 關2000-11638 (P2000-11638A)

説明するに先立ち、理解を容易とするために、一般的に 使用されている画像用半導体メモリについて、図1を参 照して説明する。ラスター走査の順に書込まれる画像デ ータDIに同期しているクロックCKIが書込み用カウ ンタ21に供給される。書込み用カウンタ21は書込み 用クロックCKIの数を計数し、カウント値に基づいて 昇順のアドレスA11を発生する。そして、このアドレ スAI1をメモリコア1に供給する。 メモリコア1内の **書込み用アドレスデコーダ31により、アドレスAI1** に従って適切なメモリセルがアクセスされる。このよう にして順次アクセスされるメモリセルに、画像データD Iが順次書込まれる。

【0013】一方、読出し時には、ジッタの少ない読出 し用クロックCK Oが読出し用カウンタ22に供給され る。読出し用カウンタ22は読出し用クロックCKOの 数を計数し、カウント値に基づいて昇順のアドレスAO 1を発生する。そして、このアドレスAO1をメモリコ ア1に供給する。 メモリコア1内の読出し用アドレスデ コーダ32により、アドレスAO1に従って適切なメモ リセルがアクセスされる。このようにして順次アクセス されるメモリセルから、書込まれていた画像データが出 カバッファ5を介して出力データDOとして読出され る。

【0014】ここで、昇順に発生するアドレスAI1、 AO1においては、隣接するアドレス間で論理が変化す るビット数は最小で1ビット、最大でアドレスを構成す る全ビット数までの幅を有する。このため、論理が変化 するビット数が多くなる程、消費電力の増大や各種動作 条件の変化等の不具合が生じる可能性が高くなる。

【0015】そこで、この発明は、データの書込みおよ び読出しの際に変化するアドレスを単純な昇順(あるい は降順)とは異なるコード (後述するように、例えばグ レイコード)とすることにより、アドレスの変化に伴っ て論理が変化するビット数を少なくし、特にアドレスを 構成する全ビットに渡って論理が変化することが無いよ うにしたたものである。

【0016】以下、画像用半導体メモリにこの発明を適 用したこの発明の一実施形態について、図2を参照して 説明する。図1を参照して上述した一般的な画像用半導 体メモリの一例と同様な構成要素等には、同一の符号を 付した。書込まれる画像データDIに同期している書込 み用クロックCK Iが書込み用コード化アドレス発生器 71に供給される。書込み用コード化アドレス発生器7 1は、順次変化するアドレスにおいて論理が変化するビ ット数が常に全ビットよりも少なくなるようにコード化 されたアドレスAI2を発生し、このAI2をメモリコ ア1に供給する。メモリコア1内の書込み用アドレスデ コーダ31により、アドレスAI2に従って適切なメモ リセルがアクセスされる。

し用クロックCKOが読出し用コード化アドレス発生器 72に供給される。読出し用コード化アドレス発生器7 2は、順次変化するアドレスにおいて論理が変化するビ ット数が常に全ビット数よりも少なくなるようにコード 化されたアドレスAO2を発生し、このAO2をメモリ コア1に供給する。メモリコア1内の読出し用アドレス デコーダ32により、AO2に従って適切なメモリセル がアクセスされる。このようにして順次アクセスされる メモリセルから、書込まれていた画像データが出力バッ ファ5を介して出力データDOとして読出される。

【0018】書込み用コード化アドレス発生器71およ び読出し用コード化アドレス発生器72として使用する ことができるコード化アドレス発生器について図3を参 照して説明する。かかるコード化アドレス発生器は、カ ウンタ2と、カウンタ2が生成するカウント値に基づい てコード化されたアドレスを生成するコード化器8とを 有する。

【0019】このコード化器8では、1ずつ変化するカ ウント値に対して常に 1 ビットのみの論理の変化が生じ るグレイコードを生成するようになされることが好適で ある。但し、必ずしもグレイコードに限定されるもので はなく、カウント値を用いて単純な昇順(あるいは降 順) によってアドレスを指定する場合に比較して、論理 が変化するビット数を小さくすることができるものであ れば、他のコードを使用するようにしても良い。

【0020】図4を参照して、グレイコードについてよ り詳細に説明する。図4には、4ビットにおけるカウン ト値とグレイコードについて、クロック数の変化に従う アドレスの変化を示した。ここで、下線を付したビット は、あるクロック数に対応するカウント値またはグレイ コードにおいて、前のクロック数に対するカウント値ま たはグレイコードに比較して論理が変化したビットであ る。例えばクロック数0→1の場合に、カウント値は'0 000 ′→'0001 ′と変化するので右端の1桁目のみが′ 0' →'1' に変化している。そこで、この右端の'1' に 下線を付した。

【0021】また、クロック数1→2の場合に、カウン ト値は'0001'→'0010'なので右から1桁目および2 桁目が'01'→'10'に変化している。そこで、この右から 2桁の'10'に下線を付した。同様に、クロック数1→2 の場合に、グレイコードは'0001 '→'0011 'と変化す るので右から2桁目のみが'0' →'1' に変化している。 そこで、この右端の'1' に下線を付した。

【0022】図4から、クロック数1の変化に対して、 カウント値は最大で全ビット (この一例では4桁) 変化 するのに対し、グレイコードは常に1ビットのみが変化 することがわかる。すなわち、グレイコードを用いる場 合には、隣接するコード間で論理が変化するビット数が 常に1ビットとなる。

【0023】図4に示したようなグレイコードをカウン

ジッタの少ない読出

# (4) 關2000-11638 (P2000-11638A)

ト値に基づいて生成するための構成の一例を図5に示す。かかる一例は、図3に示したコード化アドレス発生器のより具体的な例である。カウンタ2は、4桁分のレジスタを有し、供給されるクロックに対応してカウント値を生成する。コード化器8は、3個の排他的論理和回路81、82、83を有する。そして、カウンタ2のLSB(Least Significant Bit)およびLSB側から2桁目のレジスタ値が排他的論理和回路81に供給され、LSB側から2桁目および3桁目のレジスタ値が排他的論理和回路82に供給され、さらに、LSB側から3桁目、および4桁目(すなわちMSB(Most Significant Bit))のレジスタ値が排他的論理和回路83に供給される。

【0024】また、カウンタ2のMSBは、そのままコード化器8の出力値とされる。かかる出力値をMSBとし、それに後続する各桁の値をそれぞれ、排他的論理和回路83、82、81の出力値とする(従って排他的論理和回路81の出力値がLSBとされる)ことによって、4桁のグレイコードを生成することができる。

【0025】なお、上述したこの発明の一実施形態は、図2に示したように、読出し/書込みのためのポートをそれぞれ1個ずつ有する画像用メモリを前提としてこの発明を適用したものである。これに対して、異なる構成、例えば読出し用のポートを2個有する画像用メモリ等を前提として、この発明を適用することも可能であ

【0026】また、この発明は、画像用メモリ自体に対して適用できるのみならず、画像処理システムにおいて、画像用メモリ中のアクセスすべきアドレスを指定する機能に係る構成部分について適用することができる。 【0027】さらに、画像データ以外のデータについても、書込みおよび/または読出しにおいてアクセスするデータの順序が一定である場合に適用することができる。

#### [0028]

【発明の効果】上述したように、この発明は、ラスター

走査の順に画像データが書込まれ、また、その順に画像 データが読出されることが多い例えばラインメモリ等の 画像用メモリ等として使用される半導体記憶装置におけ るメモリアクセスの際に、グレイコード等を用いて隣接 するコードの間で変化するビット数がより少なくなるよ うなコード化を行うことにより、書込みまたは読出しが 行われるべきアドレスを順次発生するようにしたもので ある。

【0029】このため、単純な昇順(あるいは降順)でアドレスを表現する場合等と比較して、アドレスの変化に伴って論理の変わるビット数を少なくすることができる。従って、多くのビット数について論理が変わることに起因する、消費電力の増大、各種動作条件の変化等の不具合等の問題を防止若しくは低減することができる。【0030】これにより、動作条件の変化、アドレススキュー等に対する補償を行うためにマージンの大きな回路設計を行う必要が無くなるので、動作の高速化、クロックの高周波化等を図るに際しての制約を減らすことに寄与することができる。

### 【図面の簡単な説明】

【図1】一般的に使用されている画像用半導体メモリの 一例について説明するためのブロック図である。

【図2】この発明の一実施形態について説明するための ブロック図である。

【図3】この発明の一実施形態の一部の構成について詳細に説明するためのブロック図である。


【図4】グレイコードについて説明するための略線図である。

【図5】図3に示したこの発明の一実施形態の一部の構成についてのより具体的な構成例を示すブロック図である


#### 【符号の説明】

31・・・書込み用アドレスデコーダ、32・・・読出 し用アドレスデコーダ、71・・・書込み用コード化ア ドレス発生器、72・・・読出し用コード化アドレス発 生器

【図3】 【図4】 【図5】




СК	カウント強	グレイコード
0	2000	0000
1 1	0001	1000
9	0030	0011
9	0011	0010
4	01.00	0110
6	0103	0111
8	0110	0101
	0111	0100
a	1000	1100
9	1001	1101
10	10 <u>10</u>	1721
3.1	בוסו	ווום
12	1100	1210
10	1101	1011
14	1110	1001
15	1111	1000



(5) 開2000-11638 (P2000-11638A)





【図2】

